Workshop

ASIC und FPGA Workshop

Facts:
Wann: Montag, 5. März 2012, 10:00 Uhr bis Freitag, 9. März 2012, 15:00 Uhr
Wo: Institut für Computertechnik an der TU Wien, Gusshausstraße 27-29, 1040 Wien

Wir bieten Euch ein interessant gestaltetes Programm mit geballter Information, vielen interaktiven Übungen und natürlich auch genügend Pausen. Zur Auflockerung wird ein Freizeit-Programm nach Euren Wünschen organisiert.

Themen
Halbleiter-Aufbau und Produktion
Entwicklung: Analog, Digital, Layout
Digitales Design: Gatter, Binäre Zahlen, Synchrone Logik
Technologien: FPGA, CMOS
Chip-Design: hierarchischer Aufbau, VHDL, Verifikation, Synthese, Layout
VHDL: Konstrukte, Simulation, Synthese, Übungen, Zahlendarstellung, Hierarchien
Konzepte: Synchrones Design, Takt-Teiler, Finite State Machines

Organisation
Der Workshop dauert von Montag bis Freitag, also eine ganze Schulwoche. Um daran teilnehmen zu können, müsst Ihr für diese Zeit von der Schule freigestellt werden. Hierfür bekommt Ihr von uns fristgerecht ein offizielles Schreiben, und auch das Unterrichtsministerium (BMUKK) wird der Schule die Freistellung empfehlen.

Um einen effizienten Ablauf des Workshops gewährleisten zu können, bitten wir Euch, pünktlich einzutreffen und die gesamte Zeit anwesend zu sein!

Die betroffenen Schüler werden rechtzeitig über Details wie Anreise, Unterkunft und Verpflegung informiert.

Projektplanung
Da die Zeit relativ knapp bemessen ist, bitten wir Euch, bereits vor dem Workshop die Planung für Euer Projekt durchzuführen (gesamtes System überlegen, Chip + "Rundherum", interne Struktur des Chips, Funktionalität, Abläufe etc.).

Am Beginn des Workshops werdet Ihr gebeten, Euch und Eure Chip-Idee kurz vorstellen. Am letzten Workshop-Tag wird jedes Projekt detailliert besprochen, der Projektplan wird gemeinsam durchgegangen und evt. ergänzt um das beim Workshop Gelernte. Zu guter Letzt legen wir dann den Weg zur Realisierung fest.